Tugas Pertemuan 3 - Teknik Digital (2 Oktober 2020)

Assalamu'alaikum Warahmatullahi Wabarakatuhu...

Halooo teman-teman,

Kali ini aku bakal membahas tentang rangkaian flip-flop..

Let's go!!!

RANGKAIAN FLIP-FLOP

Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.

Flip-flop Elektronik yang pertama kali ditemukan oleh dua orang ahli fisika Inggris William Eccles and F. W. Jordan pada tahun 1918 ini merupakan dasar dari penyimpan data memory pada komputer maupun Smartphone. Flip-flop juga dapat digunakan sebagai penghitung detak dan sebagai penyinkronsasian input sinyal waktu variabel untuk beberapa sinyal waktu referensi.

Jenis - jenis Flip - Flop

1. RS Flip-Flop

yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logika 1 dan Q not pada logika 0. Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1.

Konsep RS Flip-Flop :

R dan S keduanya rendah berarti keluaran Q tetap berada pada keadaan terakhirnya secara tak terbatas akibat adanya aksi penggrendelan internal.
Masukan S yang tinggi mengeset keluaran Q ke 1, kecuali jika keluaran ini memang telah berada pada keadaan tinggi. Dalam hal ini keluaran tidak berubah, walaupun masukan S kembali ke keadaan rendah.
Masukan R yang tinggi mereset keluaran Q ke 0, kecuali jika keluaran ini memang telah rendah. Keluaran Q selanjutnya tetap pada keadaan rendah, walaupun masukan R kembali ke keadaan rendah.
Memberikan R dan S keduanya tinggi pada saat yang sama adalah terlarang karena merupakan pertentangan (Kondisi ini mengakibatkan masalah pacu, yang akan dibahas kemudian).

Point-point diatas merupakan konsep dasar dalam mempelajari prinsip kerja dan fungsi RS flip-flop dalam elektronika digital.

2. CRS Flip-flop

adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogika 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.

3. D Flip-flop

Nama flip-flop ini berasal dari Delay. Flip-flop ini hanya mempunyai satu masukan, yaitu D. Jenis flip-flop ini sangat banyak dipakai sebagai sel memori dalam komputer.

D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop S-R. Perbedaannya dengan flip-flop S-R terletak pada inputan R, pada D Flip-flop inputan R terlebih dahulu diberi gerbang NOT, maka setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda pada input S-R, dengan demikian hanya akan terdapat dua keadaan S dan R yaitu S=0 dan R=1 atau S=1 dan R=0, jadi dapat diisi. Master Save D Flip-flop merupakan rangkaian flip-flop yang memiliki 2 latch D dan sebuah inverter. Latch yang satu bernama Master dan yang kedua bernama Slave.

Gambar. Rangkaiaan Dasar D Flip-Flop

Pada gambar diatas input Set (S) dihubungkan ke input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan baru yang diberi nama input Data (D). Dengan kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control berupa enable/clock seperti ditunjukan pada gambar berikut :

Gambar. D Flip-Flop dengan Enable/Clok

Gambar diatas memperlihatkan data flip-flop yang dilengkapi dengan masukan enable/clock. Fungsi input enable/clock diatas adalah untuk menahan data masukan pada jalur Data (input D) agar tidak diteruskan ke rangkaian RS flip-flop.

Prinsip kerja dari rangkaian Data flip-flop dengan clock diatas adalahsebagai berikut. Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”.

Kemudian Pada saat input Clock berlogika rendah maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit. Untuk lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.

Gambar. tabel Kebenaran Flip-Flop D

Dari tabel kebenaran diatas terlihat bahwa Data flip-flop merupakan dasar dari pembuatan memori digital 1 bit. Data Flip-flop sering juga disebut sebagai D-latch.

4. JK Flip-flop

Gambar. JK Flip-Flop

Gambar rangkaian diatas memperlihatkan salah satu cara untuk membangun sebuah flip-flop JK, J dan K disebut masukan pengendali karena menentukan apa yang dilakukan oleh flip-flop pada saat suatu pinggiran pulsa positif diberikan.

Rangkaian RC mempunyai tetapan waktu yang sangat pendek, hal ini mengubah pulsa lonceng segiempat menjadi impuls sempit. Pada saat J dan K keduanya 0, Q tetap pada nilai terakhirnya. Pada saat J rendah dan K tinggi, gerbang atas tertutup, maka tidak terdapat kemungkinan untuk mengeset flip-flop.

Pada saat Q adalah tinggi, gerbang bawah melewatkan pemicu reset segera setelah pinggiran pulsa lonceng positif berikutnya tiba. Hal ini mendorong Q menjadi rendah .

Oleh karenanya J = 0 dan K=1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan mereset flip-flopnya. Pada saat J tinggi dan K rendah, gerbang bawah tertutup dan pada saat J dan K keduanya tinggi, kita dapat mengeset atau mereset flip-flopnya. Untuk lebih jelasnya daat dilihat pada tabel kebenaran JK flip-flop berikut:

Gambar. Tabel Kebenaran Flip-Flop JK

Selain dengan tabel kebenaran, dalam memahami karakteristik JK flip-flop seperti tabel diatas dapat juga dipahami melalui timing diagram dari pemberian input kepada JK flip-flop seperti ditunjukan pada gambar berikut.

Gbr. Timing Diagram JK Flip-Flop

Dari kedua penjelasan diatas (tabel kebenaran dan timing diagram) karakteristik JK flip-flop dapat kita pahami dengan cepat dan baik. Aplikasi JK flip-flop sering digunakan sebagai komponen utama suatu pencacah digital.

5. T Flip-flop

merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah.

Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RSFF, DFF maupun JKFF. TFF mempunyai sebuah terminal input T dan dua buah terminal output Q dan Qnot. TFF banyak digunakan pada rangkaian Counter, frekuensi deviden dan sebagainya.